

ACTIVIDAD LABORATORIO NO.2
LABORATORIO: SIMULADOR DE CIRCUITOS DIGITALES - ANÁLISIS Y
DISEÑO DE MEMORIA CACHE

PRESENTADO POR:
ALEJANDRO DE MENDOZA

PRESENTADO AL PROFESOR:
ING EDWIN EDUARDO MILLAN ROJAS
PROFESOR

FUNDACIÓN UNIVERSITARIA INTERNACIONAL DE LA RIOJA
FACULTAD DE INGENIERÍA – INGENIERIA INFORMÁTICA
BOGOTÁ D.C.
27 DE MARZO
2025

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

TABLA DE CONTENIDO

<u>RESUMEN.....</u>	<u>3</u>
<u>INTRODUCCIÓN</u>	<u>3</u>
<u>DESARROLLO DEL LABORATORIO.....</u>	<u>4</u>
1. DISEÑO DE LA MEMORIA CACHE	5
2. NÚMERO DE LÍNEAS EN LA MEMORIA CACHE.....	5
3. TAMAÑO DE ETIQUETA (EN BITS).....	5
4. NÚMERO DE LÍNEAS EN LA MEMORIA PRINCIPAL.....	6
5. CAMPOS EN LA DIRECCIÓN DE MEMORIA PRINCIPAL	6
6. DESCOMPOSICIÓN DE LA DIRECCIÓN DADA	9
7. RESUMEN FINAL	10
<u>CONCLUSIÓN.....</u>	<u>11</u>
<u>BIBLIOGRAFÍA</u>	<u>12</u>

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

RESUMEN

Para el desarrollo de este laboratorio del aula de Tecnología de Computadores me baso en la implementación del desarrollo de una memoria caché de 128 KB con líneas de 32 Bytes, considerando tres tipos de correspondencia: directa, totalmente asociativa y asociativa por 4 conjuntos. En donde se brindan los siguientes supuestos:

- Memoria caché de correspondencia directa.
- Memoria caché de correspondencia asociativa.
- Memoria caché de correspondencia asociativa por 4 conjuntos.

Es por lo que me piden indicar:

- Número de líneas que contiene la memoria caché.
- Tamaño de etiqueta (en bits).
- Número de líneas que hay en la memoria principal.
- El tamaño en bits de los campos en los que se divide la dirección de memoria principal (etiqueta (k), línea o índice (j) y palabra (i)).
- Para cada uno de los tres casos propuestos, cuál o cuáles serían los valores de etiqueta, índice y byte o palabra correspondientes a la dirección de memoria principal:

1010 0110 1000 1010 1101 0111 1101 1110

Es por lo que voy a realizar un análisis detallado de la estructura de la memoria caché y la distribución de los bits en cada esquema de correspondencia, demostrando el impacto de cada estrategia en la organización de la memoria y el acceso a los datos. A continuación, el desarrollo del laboratorio.

INTRODUCCIÓN

Tal como he indicado en el resumen en esta actividad, desarrollé el análisis y diseño de una memoria caché para un computador que dispone de una memoria principal de 4 GB. El objetivo principal fue optimizar el rendimiento del sistema mediante la implementación de una memoria caché de 128 KB, con líneas de 32 Bytes, evaluando su funcionamiento bajo tres esquemas de correspondencia:

- **Correspondencia directa:** Cada bloque de memoria principal tiene una única línea específica en la caché a la que puede mapearse.
- **Correspondencia totalmente asociativa:** Cualquier bloque de memoria principal puede ubicarse en cualquier línea de la caché.
- **Correspondencia asociativa por 4 conjuntos:** Los bloques de memoria pueden mapearse en un conjunto específico dentro de la caché, pero tienen cierta flexibilidad dentro del conjunto asignado.

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

Ahora, para abordar este diseño, realicé cálculos detallados para cada esquema de correspondencia, incluyendo:

- **Número de líneas en la memoria caché:** Determiné cuántas líneas de almacenamiento tiene la caché basándome en su capacidad total y el tamaño de cada línea.
- **Tamaño de la etiqueta en bits:** Calculé la cantidad de bits necesarios para identificar de manera única cada bloque de memoria en la caché.
- **Número de líneas en la memoria principal:** Establecí la cantidad total de bloques que se generan a partir de la memoria principal, considerando su tamaño y el tamaño de línea de la caché.
- **División de la dirección de memoria principal:** Analicé cómo se estructura la dirección de 32 bits, descomponiéndola en etiqueta (k), índice (j) y byte dentro de la palabra (i), de acuerdo con cada estrategia de correspondencia.
- **Extracción de los valores de etiqueta, índice y byte/word para una dirección específica:** Apliqué todos los conceptos anteriores a la dirección binaria 1010 0110 1000 1010 1101 0111 1101 1110, determinando cómo se asignaría en cada esquema de caché.

Este proceso me permitió no solo comprender el funcionamiento de la memoria caché, sino también reforzar mis conocimientos en organización de memoria y arquitecturas computacionales. A través de estos cálculos y análisis, logré visualizar cómo la memoria caché reduce los tiempos de acceso a la memoria principal y cómo la elección del tipo de correspondencia impacta en el rendimiento del sistema.

Con esta actividad, adquiriré un conocimiento más profundo sobre la estructura y administración de la memoria en un computador, lo que me permitirá aplicar estos conceptos en el diseño y optimización de sistemas de cómputo más eficientes.

DESARROLLO DEL LABORATORIO

Para dar inicio al desarrollo de este laboratorio, primero comprenderé los parámetros y especificaciones del sistema, incluyendo la memoria principal de 4 GB y la memoria caché de 128 KB con líneas de 32 bytes. Posteriormente, estructuraré el análisis en función de los tres tipos de correspondencia: directa, totalmente asociativa y asociativa por conjuntos. Y con base en esto, realizaré los cálculos necesarios para determinar las características fundamentales de la caché, como el número de líneas, el tamaño de la etiqueta y la división de la dirección de memoria.

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

Ahora con base en esto a continuación, procederé a evaluar cómo se asigna una dirección de memoria específica en cada tipo de correspondencia, aplicando los principios de organización de memoria caché y optimización del rendimiento.

1. Diseño De La Memoria Caché

El computador tiene una memoria principal de 4 GB y se quiere diseñar una memoria caché de 128 KB, con líneas de 32 Bytes. A continuación, analizo el comportamiento de la caché bajo tres esquemas:

- Correspondencia directa
- Correspondencia totalmente asociativa
- Correspondencia asociativa por conjuntos de 4 vías

Para cada uno de estos esquemas, determinare:

- Número de líneas en la caché.
- Tamaño de la etiqueta en bits.
- Número de líneas en la memoria principal.
- Tamaño de los campos de la dirección de memoria (etiqueta, índice y palabra).
- Descomposición de la dirección de memoria dada:

1010 0110 1000 1010 1101 0111 1101 1110

2. Número De Líneas En La Memoria Caché

La memoria caché tiene un tamaño total de 128 KB y cada línea tiene 32 Bytes. El número de líneas en la memoria caché se calcula como:

Número de líneas en caché = Tamaño total de cache / Tamaño de línea

Entonces:

$$(128 \times 1024) / 32 = 131072 / 32 = 4096 \text{ líneas.}$$

3. Tamaño De Etiqueta (En Bits)

El tamaño de la dirección de memoria principal depende del tamaño total de la memoria. Como la memoria principal es de 4 GB, la cantidad total de direcciones es:

4 GB = 4 X 1024 1024 1024 = 2 elevado a 32 direcciones, la dirección de memoria principal tiene 32 bits.

Ahora, como cada dirección de memoria necesita 32 bits para ser representada. Esta dirección se divide en tres partes:



Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

1. **Bits de palabra (i):** Se determina por el tamaño de la línea de caché. Como cada línea tiene 32 Bytes, se necesitan 5 bits para seleccionar un byte dentro de la línea.

logaritmo en base 2 de 32 es igual a 5 bits
 $\log_2(32) = 5 \text{ bits}$

2. **Bits de índice (j):** Se determina por la cantidad de líneas en la caché. Como tenemos 4096 líneas, se necesitan 12 bits para indexarlas.

logaritmo en base 2 de 4096 es igual a 12 bits
 $\log_2(4096) = 12 \text{ bits}$

3. **Bits de etiqueta (k):** Se obtiene restando los bits de palabra e índice de los 32 bits totales de la dirección.

$$32 - (12+5) = 15 \text{ bits}$$

Por lo tanto, el tamaño de la etiqueta es de 15 bits.

4. Número De Líneas En La Memoria Principal

Para el desarrollo de esta parte la memoria principal tiene 4 GB y cada línea de caché almacena 32 Bytes, por lo que el número total de líneas en la memoria principal se obtiene dividiendo el tamaño total de la memoria principal entre el tamaño de una línea, entonces procedo con su desarrollo:

Número de líneas en memoria principal = Tamaño de la memoria principal / Tamaño de una línea

Entonces:

$$(4 \times 1024 \times 1024 \times 1024) / 32 = 4294967296 / 32 = 134217728 \text{ líneas} = 2 \text{ elevado a la } 27, \text{ líneas.}$$

5. Campos En La Dirección De Memoria Principal

Para este desarrollo se debe tener en cuenta que me indican que el tamaño en bits de los campos en los que se divide la dirección de memoria principal (etiqueta (k), línea o índice (j) y palabra (i)), entonces a continuación su desarrollo:

➤ **Para Correspondencia Directa**

- **Número de líneas en la caché:**



Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

- $4096 = 2$ elevado a 12, líneas.
- **Tamaño del campo de índice (j):**
 - Se necesitan 12 bits para direccionar las 4096 líneas de la caché.
- **Tamaño de la etiqueta (k):**
 - Tamaño de la dirección de memoria principal - tamaño del campo de índice - tamaño del campo de palabra = 32 bits - 12 bits - 5 bits = **15 bits.**
- **Número de líneas en la memoria principal:**
 - Tamaño de la memoria principal / tamaño de la línea = 2 elevado a 32 / 2 elevado a 5 = **2 elevado a 27.**
- **Desglose de la Dirección:**
 - Cada dirección de memoria de 32 bits se divide en:

Campo	Cantidad De Bits
Etiqueta (k)	15 bits
Índice (j)	12 bits
Byte en la línea (i)	5 bits
Total	32 bits

- **Valores para la dirección dada:**
 - Dirección de memoria principal: 1010 0110 1000 1010 1101 0111 1101 1110
 - Etiqueta (k), 15 bits: **1010 0110 1000 101**
 - Índice (j), 12 bits: **0 1101 0111 110**
 - Palabra (i), 5 bits: **1 1110**

➤ Para Correspondencia Asociativa

- Número de líneas en la caché:
 - 4096 (2 elevado a 12) líneas.
- Tamaño de la etiqueta (k):
 - Tamaño de la dirección de memoria principal - tamaño del campo de palabra = 32 bits - 5 bits = **27 bits.**
- Número de líneas en la memoria principal:
 - Tamaño de la memoria principal / tamaño de la línea = 2 elevado a 32 / 2 elevado a 5 = **2 elevado a 27.**
- Desglose de la dirección:
 - No hay un campo de índice porque cualquier bloque puede ir en cualquier línea.

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

Campo	Cantidad De Bits
Etiqueta (k)	27 bits
Byte en la línea (i)	5 bits
Total	32 bits

- Valores para la dirección dada:
 - Dirección de memoria principal: 1010 0110 1000 1010 1101 0111 1101 1110
 - Etiqueta (k), 27 bits: **1010 0110 1000 1010 1101 0111 110**
 - Palabra (i), 5 bits: **1 1110**

➤ Para Correspondencia Asociativa Por 4 Conjuntos

- Número de conjuntos:
 - $4096 (2 \text{ elevado a } 12) \text{ líneas} / 4 \text{ líneas por conjunto} = 1024 \text{ conjuntos}$
= **2 elevado a 10, conjuntos.**
- Tamaño del campo de conjunto (j):
 - **Se necesitan 10 bits para direccionar los 1024 conjuntos.**
- Tamaño de la etiqueta (k):
 - Tamaño de la dirección de memoria principal - tamaño del campo de conjunto - tamaño del campo de palabra = 32 bits - 10 bits - 5 bits = **17 bits.**
- Número de líneas en la memoria principal:
 - Tamaño de la memoria principal / tamaño de la línea = $2 \text{ elevado a } 32 / 2 \text{ elevado a } 5 = \mathbf{2 \text{ elevado a } 27}.$
- Desglose de la dirección:
 - Aquí dividimos las 4096 líneas en conjuntos de 4, lo que da 1024 conjuntos. **Se necesita 10 bits para indexarlos.**

Campo	Cantidad De Bits
Etiqueta (k)	17 bits
Índice (j)	10 bits
Byte en la línea (i)	5 bits
Total	32 bits

- Valores para la dirección dada:
 - Dirección de memoria principal: 1010 0110 1000 1010 1101 0111 1101 1110
 - Etiqueta (k), 17 bits: **1010 0110 1000 1010 1**
 - Conjunto (j), 10 bits: **101 0111 110**
 - Palabra (i), 5 bits: **1 1110**

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

6. Descomposición De La Dirección Dada

Dirección en binario: **1010 0110 1000 1010 1101 0111 1101 1110**

➤ Para Cada Correspondencia Directa

Dividimos la dirección en los tres campos:

Campo	Bits
Etiqueta	1010 0110 1000 101
Índice	0 1101 0111 110
Byte	1 1110

Donde:

- Etiqueta, 15 bits: **1010 0110 1000 101 = En decimal 21317.**
- Índice, 12 bits: **0 1101 0111 110 = En decimal 1726.**
- Byte, 5 bits: **1 1110 = En decimal 30.**

➤ Para Correspondencia Asociativa

La etiqueta ocupa 27 bits y la parte de byte es la misma.

Campo	Bits
Etiqueta	1010 0110 1000 1010 1101 0111 110
Byte	1 1110

Donde:

- Etiqueta, 27 bits: **1010 0110 1000 1010 1101 0111 110 = En decimal 87316158**
- Byte, 5 bits: **1 1110 = En decimal: 30**

➤ Para Correspondencia Asociativa Por Conjuntos De 4

La etiqueta tiene 17 bits, el índice 10 bits, y la parte de byte sigue igual.

Campo	Bits
Etiqueta	1010 0110 1000 1010 1
Índice	101 0111 110
Byte	1 1110

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

Donde:

- Etiqueta, 17 bits: 1010 0110 1000 1010 1 = En decimal 85269
- Índice, 10 bits: 101 0111 110 = En decimal: 702
- Byte, 5 bits: 1 1110 (5 bits) = En decimal: 30

Y con este resultado finalizo el desarrollo del laboratorio.

7. Resumen Final

A continuación, y como resumen final de este laboratorio, se diseñó de mi parte una memoria caché de 128 KB para un sistema con 4 GB de memoria principal, utilizando líneas de 32 Bytes. Se analizan tres esquemas de correspondencia, donde:

- Número de líneas en la caché:
 - 4096 líneas (128 KB / 32 B).
- Número de líneas en la memoria principal:
 - 134,217,728 líneas (4 GB / 32 B = 2 elevado a la 27).
- Distribución de la dirección de memoria (32 bits):
 - Correspondencia Directa:
 - Etiqueta: 15 bits
 - Índice: 12 bits
 - Palabra: 5 bits
 - Correspondencia Totalmente Asociativa:
 - Etiqueta: 27 bits
 - Palabra: 5 bits
 - Correspondencia Asociativa por Conjuntos (4 vías):
 - Etiqueta: 17 bits
 - Conjunto: 10 bits
 - Palabra: 5 bits
- Descomposición de la dirección dada (1010 0110 1000 1010 1101 0111 1101 1110):

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

- Correspondencia Directa:
 - Etiqueta: 21317
 - Índice: 1726
 - Byte: 30
- Totalmente Asociativa:
 - Etiqueta: 87,316,158
 - Byte: 30
- Asociativa por Conjuntos (4 vías):
 - Etiqueta: 85,269
 - Índice: 702
 - Byte: 30

Con este análisis, se han determinado correctamente los tamaños de los campos de la dirección de memoria y la organización de la memoria caché en cada esquema.

CONCLUSIÓN

A lo largo de esta actividad, desarrollé un análisis detallado sobre el diseño e implementación de una memoria caché en un sistema con una memoria principal de 4 GB. Aplicando los conceptos de arquitectura de computadores, realicé los cálculos y distribuciones necesarias para comprender el impacto de las distintas estrategias de correspondencia en la organización de la memoria y en el rendimiento del sistema.

Inicié el proceso determinando el número de líneas en la memoria caché, lo que me permitió establecer cuántos bloques de datos se pueden almacenar simultáneamente en la caché. Luego, calculé el tamaño de la etiqueta en bits, que es crucial para identificar de manera única cada bloque de memoria principal dentro de la caché. Además, determiné el número total de líneas en la memoria principal, lo que me permitió entender la escala y organización de la memoria en relación con la caché.

Posteriormente, desglosé la estructura de la dirección de memoria en campos específicos, dividiéndola en etiqueta (k), índice (j) y palabra (i) según el tipo de correspondencia utilizada. Este análisis me permitió ver con claridad cómo se asignan las direcciones en cada esquema: correspondencia directa, correspondencia totalmente asociativa y correspondencia asociativa por 4 conjuntos.

Finalmente, apliqué estos conceptos a una dirección de memoria específica (1010 0110 1000 1010 1101 0111 1101 1110) para obtener los valores correspondientes de etiqueta, índice

Asignatura	Datos del alumno	Fecha
Tecnología De Computadores	Apellidos: De Mendoza	27/03/2025
	Nombre: Alejandro	

y palabra en cada uno de los casos, reforzando mi comprensión sobre el acceso a la memoria y su optimización mediante la caché.

A través de este proceso, logré profundizar en el funcionamiento interno de la memoria caché, comprendiendo su importancia en la reducción del tiempo de acceso a datos y su impacto en el rendimiento del sistema. También confirmé que la elección del tipo de correspondencia influye significativamente en la eficiencia del almacenamiento y recuperación de datos, lo que me permitirá aplicar estos conocimientos en el diseño y optimización de arquitecturas de cómputo en el futuro.

En conclusión, esta actividad me permitió consolidar mis habilidades en el manejo y análisis de la memoria en sistemas computacionales, dándome una visión más clara sobre cómo mejorar la eficiencia de un sistema mediante el uso de memorias caché bien diseñadas. Muchas gracias, respetado profesor.

BIBLIOGRAFÍA

A continuación, la bibliografía implementada:

- ✓ Tema 5. Organización y funcionamiento básico del computador. Tema 6. Memoria interna. Tema 7. Memoria caché. Tema 8. Memoria externa. Tema 9. Entrada/salida.
- ✓ Clases virtuales con el profesor Ing. Edwin Eduardo Millán Rojas.
- ✓ Material de estudio del aula.